CoWoS（Chip on Wafer on Substrate）是台积电主导的一种 2.5D 先进封装技术。一句话说：它把算力芯片（如 GPU）和高带宽内存（HBM，High Bandwidth Memory）先并排贴在同一个硅中介层（interposer）上，再把这一整块装到封装基板上，让两者之间的连线短到几乎贴着走。
为什么非要多这一层？
传统做法里，芯片和内存分别焊在电路板（PCB）上，信号得在板子上绕远路。AI 训练要不停把海量参数从内存搬进算力单元，路一长，带宽上不去、电也白耗——这就是常说的「内存墙」。
CoWoS 的巧思是加一层中间地板。中介层用硅做，上面能刻出极细极密的金属走线，密度远高于 PCB。GPU 和 HBM 坐在同一层地板上，只隔几排微凸块（micro-bump），数据几步就能走到。
打个比方：传统封装像两栋楼里的同事靠快递传文件；CoWoS 是把两人的工位并到同一张长桌上，转个身就能递东西。
名字本身也说明了流程：Chip on Wafer，先把芯片贴到晶圆上；Wafer on Substrate，再把这片晶圆装到基板上。所以它不是一颗芯片，而是一套把多颗裸片拼成一整颗大芯片的工艺。
和相邻概念的区别
| 对比项 | 传统/普通封装 | CoWoS（2.5D） | 3D 堆叠（如 SoIC） |
|---|---|---|---|
| 芯片位置 | 各自焊在基板 | 并排坐在中介层上 | 上下叠在一起 |
| 互连距离 | 长 | 短 | 最短 |
| 带宽与功耗 | 一般 | 高、省电 | 更高、更省电 |
| 散热与工艺难度 | 低 | 中 | 高 |
另外，芯片粒（Chiplet）是一种设计思路，指的是把大芯片拆成小模块；CoWoS 则是把 Chiplet 真正接起来的工艺手段之一。两者常一起出现，但不是一个层面的东西。
对从业者和普通人意味着什么
对 AI 从业者，CoWoS 产能是 GPU 出货量的天花板之一。中介层能做多大、良率多高、封装机台有多少，直接决定最先进 AI 加速卡能造出多少。你感受到的「卡不够、租不到」，往上追常常追到这里。
对普通人，它解释了件反直觉的事：AI 芯片不是画完图纸就能生产，也不是光刻机一家的故事。把不同来源的裸片可靠地拼在一起，本身就是硬门槛。看一家厂商的供货节奏，别只盯制程节点，也看它的先进封装排产。
需要提醒的是，这类工艺的具体规格、产能与产品形态变化很快，涉及数字请以各厂商官方页面为准。