SerDes（Serializer/Deserializer，串行器/解串器）是一对电路模块，负责把芯片内部的多路并行数据“压”成一路高速串行信号送出去，到对面再还原成并行数据。几乎所有高速数字接口的物理层，都建立在这对模块之上。
为什么不用并行：一座快桥胜过三十二座窄桥
想象 32 个人过河。并行方案是架 32 座窄桥，每人一座。听起来很壮观，但要求 32 个人同时抬脚，谁早谁晚都会出问题，这就是偏斜（skew）；桥多了互相干扰，这就是串扰（crosstalk）；桥还占地方，对应的是芯片引脚和 PCB 布线层，都是稀缺资源。串行方案是：让人排成一队，从一座只能过一人的桥上极快地跑过去。
SerDes 做的就是这件事：把 32 位并行数据“串”成一路（有时是几路 lane，通道），用远高于并行总线的时钟速率发出去。
真正难的是接收端。它拿不到发送端的时钟，只能靠 CDR（Clock Data Recovery，时钟数据恢复）从数据本身的电平跳变中“重建”出时钟，判断每一位在哪里。信号在 PCB 走线或电缆上跑几十厘米到几米会严重衰减变形（插损），所以发送端要做预加重（pre-emphasis），接收端要做均衡（CTLE / DFE），把糊掉的波形重新“睁开眼”。再叠上编码（如 64b/66b）和前向纠错（FEC），一整套配合起来，才凑成一条可靠链路。
和几个容易混淆的概念区分开
| 容易混淆的对象 | 实际关系 |
|---|---|
| 并行总线（如内存接口） | 多线同时传，适合板内极短距离；SerDes 用更少的线跑更高速度，适合跨板、跨机柜 |
| PCIe、以太网、NVLink | 这些是协议与接口标准，规定“怎么说话”；SerDes 是它们底下的物理层实现，负责“怎么把电信号送过去” |
| 光模块 | 光模块把电变光、光变电；进光模块之前和出光模块之后，仍然是 SerDes 在驱动电信号 |
一句话记法：协议定规矩，SerDes 干活。
为什么值得从业者在意
AI 集群里，GPU 与 GPU、GPU 与网卡、机柜与机柜，全是这条线在跑。算力涨得快，互联带宽往往先成为瓶颈；模型并行、数据并行的通信开销，最终都压在 SerDes 上。
工程上几个常见现象都和它有关：铜缆（DAC）只能撑很短距离，超了就得换光模块或加 Retimer（重定时器）续命；链路误码率（BER）超标会自动降速重训，表现出来就是“网络莫名其妙变慢”；板子做得差、连接器沾了灰，最先出问题的也是这条链路。排查时看链路协商速率、误码计数，往往比看应用层日志更快定位。
对普通职场人：看到“互联带宽多少 G”“支持几条 lane”这类字眼时，可以理解为——那不是在说算力，是在说那条看不见的线有多宽。具体规格以各家官方页面为准。